PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-003433

(43)Date of publication of application: 08.01.1992

(51)Int.Cl.

H01L 21/337

H01L 29/808

(21)Application number: 02-103987

(71)Applicant: VICTOR CO OF JAPAN LTD

(22)Date of filing:


19.04.1990

(72)Inventor: SOMA YUICHI

(54) CHEMICAL COMPOUND SEMICONDUCTOR JUNCTION TYPE FET (57)Abstract:

PURPOSE: To enable a gate withstand voltage to be increased and a gate junction capacity to be reduced for reducing noise by allowing an impurity concentration of an active layer on a semi-insulation substrate side to be at a higher than that on a surface side of this active layer.

CONSTITUTION: In a chemical compound semiconductor junction FET 1, a high-resistance buffer layer 3 is subjected to epitaxial growth on a surface of a seminisulation crystalline substrate 2 consisting of GaAs and then an N-type lower layer 4a with a high impurity concentration and an upper layer 4b with a lower impurity concentration than that of the lower layer 4a are subjected to epitaxial growth on it, thus forming an active layer 4. Then, an N+ contact layer 5 is formed on the active layer 4. Then, after eliminating the N+ contact layer 5 at those other than regions which become a source and a drain by etching, an insulator film 6 such as SiN is formed on the entire surface. A window is



provided on the insulator film 6 and an impurity is diffused from this opening to the active layer 4, thus forming a P-type gate region 7. Then, after forming a gate electrode 8 on the region 7, an opening is provided at the insulator film 6 on the source and drain regions, thus forming a source electrode 9 and a drain electrode 10.

⑬日本国特許庁(JP)

⑩ 特許 出願公開

◎ 公開特許公報(A) 平4-3433

®Int. Cl. 5

验别配号

庁内整理番号

四公開 平成4年(1992)1月8日

H 01 L 21/337 29/808

7735-4M H 01 L 29/80

С

審査請求 未請求 請求項の数 1 (全4頁)

9発明の名称 化合物半導体接合型FET

②特 願 平2-103987

20出 順平2(1990)4月19日

@発 明 者 相 馬 友 一 神奈川県横浜市神奈川区守屋町3丁目12番地 日本ビクタ

一株式会社内

⑩出 願 人 日本ピクター株式会社 神奈川県横浜市神奈川区守屋町3丁目12番地

明細・音

1. 発明の名称

化合物半導体接合型FET

2. 特許請求の範囲

半絶縁性結晶基板の表面部に活性層を形成し、この活性層の表面部に活性層とは異なる導化の型でである。このゲート領域を挟んでで側にソース電極およびドレイン電極を形成した化合物半導体接合型ドミエにおいて、前記活性層の表面側の不純物濃度より高濃度に形成したことを特徴とする化合物半導体接合型ドミエ。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、化合物半導体接合型FET(以下、単にFETとも記す)の改良に関する。

(従来の技術)

第3図は、特別昭61-71675号公譲で開示された FETの模式断面図である。

従来のFET100 は、GBASからなる半絶縁

性結晶基板101 の表面配に、下層102 および上層103 からなる 2 層構造の N型の活性層104 を形成しており、上層103 は下層102 より不純物濃度が高濃度に形成されている。そして、活性層104 の上に、Si N膜等の絶極体層105 を形成し、この絶縁体層105 に殴けた隔口部から Zn 等の P型用不純物を拡散させてゲート 領域106 を形成し、このゲート 領域106 の上にゲート 電極107 を形成している。さらに、絶縁層105 にソース、ドレイン用の隅口部を設けて、ソース電極108 およびドレイン電極108 を活性層104 との界面に形成されたオーミックコンタクト層であ

活性層104 のうち上層103 は、通常2×10¹⁷ cm⁻⁸程度のキャリア機度となるよう形成されている。下層104 は高抵抗パッファ層を形成するもので、この下層104 は初期エピタキシャル成長層のFET特性への悪影響をさけることを目的として設けられている。

(発明が解決しようとする課題)

第3図に示した従来のFET100 は、相互コンダクタンスを大きくするため上層103 のキャリア減度を高くしなければならないが、キャリア減度を高くするとゲート接合容量の増加およびゲート 耐圧の低下となり、これらはまた低難音化の妨げ となる。

この発明はこのような課題を解決するためなされたもので、その目的はゲート耐圧を高め、ゲート接合容量を小さくして低雑音化を図った化合物半準体接合型FETを提供することにある。

(課題を解決するための手段)

前記課題を解決するためこの発明に係る化合物 半導体接合型FETは、半絶縁性基板側の活性層 の不純物濃度をこの活性層の表面側の不純物濃度 より高濃度に形成したことを特徴とする。

(作用)

活性層の表面側を低キャリア濃度化することにより、のゲート耐圧が高くなり、のリーク電流が減少し、のPN接合容量が小さくなる(ga/cが大

る。絶縁体膜 6 に窓明けを行ない、この関口部から不能物を括性簡 4 へ拡散させて P 型のゲート質 低7 を形成する。

そして、ゲート領域7上にゲート電板8を形成 した後、ソース及びドレイン領域上の絶縁体膜5 に関口部を設けて、ソース電極9およびドレイン 電板10を形成する。

次にこの発明の他の実施例について説明する。 第2図は他の実施例に係るFETの模式断面図 である。

活性簡4を下層4mおよび上層40の2層に分けて形成するところまでは、第1の実施例と同じであり、このFET21は、活性層4のソースおよびドレイン領域部に下層4mへ達する高濃度領域22をイオン往入もしくは拡散法で形成したものである。

絶縁体膜 5、ゲート領域 7、および各電極 8、 9、 1 0 の工程および構造は第 1 図と同じである。

なお、各実施例とも活性層4を上層4bおよび

きくなる。gmは相互コンダクタンス、c はPN接合容量)。これらの結果として、FETの低距音化が実現される。

(実施例)

以下、この発明の実施例を抵付図面に基づいて説明する。

第1回はこの発明に係る化合物半導体接合型 FETの模式新面図である。

化合物半導体接合型FET1は、GaAsからなる半絶縁性結晶基板2の表面に高抵抗バッファ 層3をエピタキシャル成長させ、さらにその上に不純物濃度の高いN型の下層4a、および、不純物濃度が下層4aよりも低い上層4bをエピタキシャル成長させて活性層4を形成する。上層4bのキャリア濃度および上層4bの厚さは目標とするFET特性が得られる範囲に設定する。

次に、括性層 4 上に、N°コンタクト層 5 を形成する。そして、ソースおよびドレインとなる領域以外のN°コンタクト層 5 をエッチングで除去した後に、全面にSiN等の絶縁体膜 6 を形成す

下層 4 a の 2 層にする構造について説明したが、 上層 4 b と下層 4 a との間に不純物濃度を徐々に変化させた傾斜層を設けてもよい。


(発明の効果)

以上説明したようにこの発明に係る化合物半導体接合型FETは、括性層の表面側を不純物濃度を活性層の基板側(下側)の不純物濃度より低濃度にしたので、ゲート耐圧が高くなり、リーク電流が減少し、PN接合容量が小さくなり、これらの結果としてこのFET自体が発生する難音が低減される。


4: 図面の簡単な説明

第1図はこの発明に係る化合物半導体接合型 FETの模式新面図、第2図は同FETの他の実施例を示す模式断面図、第3図は従来のFETの 模式断面図である。


1. 21 … 化合物半導体接合型FET、2 … 半 絶縁性結晶基板、3 … 高抵抗バッファ層。4 … 括 性層、4 a … 不能物濃度の高い下層、4 b … 不能 物濃度の低い上層、7 … ゲート 領域、8 … ゲート 特 許 出 顕 人 日本ピクター株式会社



模式断面(第1実施例)



第 2 図



従来FETの模式断面 第 3 図